ATmega64A 低功耗 CMOS 8位微控制器基于增强的RISC架构 ATMEGA64A QFN-64-EP(9x9)

AVR内核結合了丰富的指令集與32個通用工作寄存器。所有32個寄存器都直接連接到算术邏輯單元（ALU），允许在一個時钟周期内执行的一條指令中访问兩個独立的寄存器。由此产生的架构代码效率更高，同時實现了比传统CISC微控制器快达十倍的数据吞吐量。ATmega64A提供了以下特性：64KB的在系统可编程闪存，具有读寫同時進行的能力；2KB的EEPROM；4KB的SRAM；53条通用I/O线；32個通用工作寄存器；即時時钟（RTC）；四個帶有比较模式和PWM功能的灵活定時/计数器；兩個USART；面向字节的兩线串行接口；一個8通道、10位ADC，帶可選差分输入级和可编程增益；帶有內部振荡器的可编程看门狗定時器；SPI串行端口；符合IEEE std. 1149.1標準的JTAG测試接口，也可用於访问片上调試系统及编程；以及六种软件可選的节能模式。空闲模式會停止CPU运行，但允许SRAM、定時/计数器、SPI端口和中断系统继续运作。掉电模式保存寄存器內容，但冻结振荡器，禁用所有其他晶片功能直到下一個中断或硬體复位為止。在省电模式下，异步定時器继续运行，使得用户可以在设备其余部分休眠時维持一個定時基準。ADC降噪模式停止CPU和所有I/O模块（除了异步定時器和ADC）的工作，以減少ADC轉换期间的開關噪声。待机模式下，晶体/谐振器振荡器运行而设备其余部分处于休眠状态，這允许快速启动的同時保持低功耗。扩展待机模式下，主振荡器和异步定時器都继续运行。该器件采用Atmel的高密度非易失性存储技術制造。片上ISP Flash允许透過SPI串行接口、常规非易失性記憶體编程器或运行于AVR内核上的片上引导程序對程序記憶體進行在系统重编程。引导程序可以使用任何接口将應用程序下载到應用闪存中。当應用程序闪存部分被更新時，引导闪存部分中的软件将继续运行，从而實现真正的读寫同時操作。透過将8位RISC CPU與單片上的在系统自编程Flash相結合，ATmega64A是一款强大的微控制器，為许多嵌入式控制應用提供了高度灵活且成本效益高的解决方案。