MC100EP196BFAG 3,3 В ECL программируемая задержка микросхема с FTUNE LQFP-32 (7x7)

MC100EP196B — программируемая микросхема задержки (PDC), предназначенная главным образом для устранения перекоса тактовых сигналов и регулировки синхронизации. Она обеспечивает переменную задержку с преобразованием дифференциальных входов NECL/PECL. По структуре она аналогична EP195, но использует вывод FTUNE для дополнительной точной настройки задержки. Вход FTUNE использует аналоговое напряжение от VCC до VEE для точной настройки выходной задержки в диапазоне от 0 до 60 пс. Секция задержки состоит из программируемой матрицы вентилей и мультиплексоров, как показано на логической схеме (рис. 2). Цифровая выбираемая разрешающая способность шага задержки EP196B составляет примерно 10 пс, а общий диапазон — до 10,4 нс. Требуемая задержка выбирается значением 10 входов выбора данных D(9:0) и управляется сигналом LEN (вывод 10). Низкий уровень на LEN включает режим прозрачной загрузки значения задержки, определяемого D(9:0). Переход низкий-высокий на LEN фиксирует и сохраняет текущее значение для любых последующих изменений D(10:0). В таблице 6 и на рис. 3 показаны соответствующие значения задержки для различного числа отводов, связанных с D0 (младший разряд) по D9 (старший разряд).