ATmega64A 低功耗 CMOS 8位微控制器基于增强的RISC架构 ATMEGA64A QFN-64-EP(9x9)

AVR内核结合了丰富的指令集与32个通用工作寄存器。所有32个寄存器都直接连接到算术逻辑单元（ALU），允许在一个时钟周期内执行的一条指令中访问两个独立的寄存器。由此产生的架构代码效率更高，同时实现了比传统CISC微控制器快达十倍的数据吞吐量。ATmega64A提供了以下特性：64KB的在系统可编程闪存，具有读写同时进行的能力；2KB的EEPROM；4KB的SRAM；53条通用I/O线；32个通用工作寄存器；实时时钟（RTC）；四个带有比较模式和PWM功能的灵活定时/计数器；两个USART；面向字节的两线串行接口；一个8通道、10位ADC，带可选差分输入级和可编程增益；带有内部振荡器的可编程看门狗定时器；SPI串行端口；符合IEEE std. 1149.1标准的JTAG测试接口，也可用于访问片上调试系统及编程；以及六种软件可选的节能模式。空闲模式会停止CPU运行，但允许SRAM、定时/计数器、SPI端口和中断系统继续运作。掉电模式保存寄存器内容，但冻结振荡器，禁用所有其他芯片功能直到下一个中断或硬件复位为止。在省电模式下，异步定时器继续运行，使得用户可以在设备其余部分休眠时维持一个定时基准。ADC降噪模式停止CPU和所有I/O模块（除了异步定时器和ADC）的工作，以减少ADC转换期间的开关噪声。待机模式下，晶体/谐振器振荡器运行而设备其余部分处于休眠状态，这允许快速启动的同时保持低功耗。扩展待机模式下，主振荡器和异步定时器都继续运行。该器件采用Atmel的高密度非易失性存储技术制造。片上ISP Flash允许通过SPI串行接口、常规非易失性存储器编程器或运行于AVR内核上的片上引导程序对程序存储器进行在系统重编程。引导程序可以使用任何接口将应用程序下载到应用闪存中。当应用程序闪存部分被更新时，引导闪存部分中的软件将继续运行，从而实现真正的读写同时操作。通过将8位RISC CPU与单片上的在系统自编程Flash相结合，ATmega64A是一款强大的微控制器，为许多嵌入式控制应用提供了高度灵活且成本效益高的解决方案。