LFE3 17EA 6FTN256I LFE3 FTBGA-256

LatticeECP3（经济型增强第三代）系列FPGA器件针對高性能特性進行了优化，如增强的DSP架构、高速SERDES和高速源同步接口，在经济型FPGA結構中實现了這些特性。這种组合透過设备架构的进步和65纳米技術的應用得以實现，使该系列器件适用於大批量、高速度、低成本的應用。LatticeECP3系列扩展了查找表（LUT）容量至149K邏輯單元，並支援多达586個用户I/O。LatticeECP3系列还提供最多320個18 X 18乘法器和广泛的並行I/O標准。LatticeECP3 FPGA結構在设计時考虑到了高性能和低成本。LatticeECP3器件利用可重构的SRAM邏輯技術，提供了诸如基于LUT的邏輯、分布式和嵌入式記憶體、锁相环（PLL）、延迟锁定环（DLL）、预工程化的源同步I/O支援、增强的sysDSP切片以及高级配置支援等功能，包括加密和双启动功能。LatticeECP3系列中實现的预工程化源同步邏輯支援广泛接口標准，包括DDR3、XGMII和7:1 LVDS。LatticeECP3系列还具有帶专用PCS功能的高速SERDES。高抖动容限和低传输抖动使得SERDES加上PCS模块可以配置以支援一系列流行的数据协议，包括PCI EXpress、SMPTE、以太网（XAUI、GbE和SGMII）以及CPRI。發送预加重和接收均衡设置使SERDES適合于透過各种介质進行传输和接收。LatticeECP3器件还提供了灵活、可靠和安全的配置選項，例如双启动功能、位流加密和TransFR现场升级功能。Lattice Diamond 和 ispLEVER 设计软件允许使用LatticeECP3 FPGA系列高效地實现大型复杂设计。為流行的邏輯综合工具提供了對LatticeECP3的支援库。Diamond和ispLEVER工具利用综合工具输出及布局规划工具中的约束条件來在LatticeECP3器件中放置和布线设计。工具从布线中提取時序資訊，並将其回饋到设计中進行時序验证。Lattice為LatticeECP3系列提供了许多预先设计好的IP（知识产权）模块。透過将這些可配置的软核IP作為標准化块使用，设计人员可以专注于其设计的独特方面，从而提高生產效率。