LCMXO256C 4TN100C LCMXO256C TQFP-100(14x14)

MachXO 系列描述MachXO 系列针對传统上由CPLD和低容量FPGA處理的應用需求進行了优化，如胶合邏輯、总线桥接、总线接口、上电控制和控制邏輯。這些器件在單晶片上結合了CPLD和FPGA的最佳特性，使用查找表（LUT）和嵌入式块記憶體提供灵活高效的邏輯實现。透過非易失性技術，這些器件提供了單晶片、高安全性、即時启动的能力。先进的工艺技術和精心设计确保了高引脚到引脚的性能。主要特性包括： 非易失性，无限可重配置 ：微秒级上电启动，无需外部配置記憶體，卓越的设计安全性，毫秒级基于SRAM的邏輯重配置，並支援非易失性記憶體的後台编程。 睡眠模式 ：允许静态電流減少100倍。 TransFR 重配置 (TFR) ：系统运行時進行现场邏輯更新。 高I/O與邏輯密度 ：範圍从256到2280個LUT4s，73到271個I/O，以及广泛的封裝選項。支援密度迁移，且封裝符合无铅/RoHS標准。 嵌入式块RAM ：高达27.6 Kbits sysMEM 嵌入式块RAM和高达7.7 Kbits分布式RAM，配备专用FIFO控制邏輯。 灵活的I/O缓冲区 ：可编程sysIO 缓冲区支援多种接口，包括LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, PCI, LVDS, Bus-LVDS, LVPECL, 和 RSDS。 sysCLOCK PLLs ：每個器件最多兩個模拟PLL，支援時钟乘法、除法和相移。 IEEE 標准1149.1 边界扫描 和 IEEE 1532兼容的系统内编程 。 板载振荡器 及支援3.3V, 2.5V, 1.8V 或 1.2V 電源操作。MachXO 架构包括一個被可编程I/O (PIO) 包围的邏輯块阵列，某些器件还具有sysCLOCK PLLs和sysMEM 嵌入式块RAM (EBRs)。邏輯块以二维网格排列，EBR块位於邏輯阵列左側的一列中。PIO單元位於器件边缘，分為多個Bank，並利用称為sysIO接口的灵活I/O缓冲区支援各种接口標准。MachXO 器件的核心由PFU和PFF块组成，這些块可以编程执行邏輯、算术、分布式RAM和分布式ROM功能。每個PFU块包含四個相互連接的Slice，每個Slice有53個输入和25個输出。Slice可以在四种模式下工作：邏輯、波纹、RAM和ROM，从而构建各种邏輯和存储功能。MachXO 器件中的路由资源包括切换電路、缓冲器和金属互连段，PFU之间的連接使用X1, X2, 和 X6 路由资源。所有PFU可用的全局信号包括主次時钟，這些時钟由16:1多路复用器生成。MachXO1200和MachXO2280器件提供PLL支援，能夠使用输入、回饋、後標量和次级時钟分频器合成時钟频率。這些器件中的sysMEM EBR可以實现單端口、双端口、伪双端口或FIFO記憶體，具有多种深度和宽度。EBR記憶體支援三种寫行為：正常、寫通和读前寫。MachXO 器件中的PIO單元被组装成组，在较大的器件中具有增强的I/O能力，包括差分接收器和LVDS發送/接收對。sysIO缓冲区允许用户實现多种標准，包括LVCMOS, TTL, BLVDS, LVDS, 和 LVPECL。