高性能EEPROM复杂可编程邏輯器件 ATF1502ASL PLCC-44(16.6x16.6)

ATF1502AS(L)是一款高性能、高密度的复杂可编程邏輯器件（CPLD），采用了成熟的电可擦除技術。它拥有32個邏輯宏單元和多达36個输入，能夠輕鬆集成多個TTL、SSI、MSI、LSI和传统PLD的邏輯。ATF1502AS(L)增强的路由開關矩阵增加了可用门数，提高了接腳锁定设计修改成功的幾率。ATF1502AS(L)最多有32個双向I/O接腳和4個专用输入接腳，具体數量取决于所选的器件封裝類型。每個专用接腳可作為全局控制信号、寄存器時钟、寄存器复位或输出使能。這些控制信号可在每個宏單元中單独選擇使用。32個宏單元中的每一個都會产生一個內部回饋，该回饋會連接到全局总线。每個输入和I/O接腳也會接入全局总线。然後，每個邏輯块中的開關矩阵會从全局总线中選擇40個独立信号。每個宏單元还會产生一個回饋邏輯項，連接到区域总线。ATF1502AS(L)宏單元之间的级联邏輯能夠快速、高效地生成复杂邏輯功能。ATF1502AS(L)包含4条這样的邏輯链，每条邏輯链最多可创建具有40個乘积項扇入的和項邏輯。ATF1502AS(L)宏單元具有足夠的灵活性，能夠支援高速运行的高度复杂邏輯功能。宏單元由五個部分组成：乘积項和乘积項選擇多路复用器或/异或/级联邏輯触發器输出選擇和使能邏輯阵列输入编译器會自动禁用未使用的乘积項，以降低功耗。编程後的安全熔丝可保护ATF1502AS(L)的內容。用户可访问兩個字节（16位）的用户签名，用於存储項目名称、部件编号、版本或日期等資訊。无论安全熔丝状态如何，都可访问用户签名。ATF1502AS(L)器件是一种在系统可编程（ISP）器件。它使用行业標准的4接腳JTAG接口（IEEE Std. 1149.1），並完全符合JTAG的边界扫描描述語言（BSDL）。ISP允许在不将器件从印刷電路板上移除的情况下進行编程。除了簡化制造流程外，ISP还允许透過软件在现场進行设计修改。ATF1502AS(L)提供對所有输入和I/O接腳進行编程的選項，以便使用接腳保持電路。当任何接腳被驅動為高电平或低电平，然後处于浮空状态時，它将保持在之前的高电平或低电平。该電路可防止未使用的输入和I/O线路浮空到中间電壓电平，从而避免不必要的功耗和系统噪声。保持電路无需外部上拉电阻，並消除了它们的直流功耗。ATF1502AS(L)具有多种内置的速度和電源管理功能。当沒有邏輯轉换發生時，ATF1502AS(L)中的電路會自动将器件置于低功耗待机模式。這不僅能在非活动期间降低功耗，还能為大多数运行速度低于50MHz的系统應用按比例节省功耗。此功能可作為设计選項進行選擇。為進一步降低功耗，每個ATF1502AS(L)宏單元都具有低功耗位功能。该功能允许對單個宏單元進行配置，以實现最大程度的节能。此功能可作為设计選項進行選擇。ATF1502AS(L)还具有可選的掉电模式。在這种模式下，電流降至10mA以下。