ATmega128A 低功耗 8 位微控制器 ATMEGA128A QFN-64-EP(9x9)

AVR内核结合了丰富的指令集与32个通用工作寄存器。所有32个寄存器都直接连接到算术逻辑单元（ALU），允许在一个时钟周期内执行的一条指令中访问两个独立的寄存器。由此产生的架构在代码效率上更高，同时实现了比传统CISC微控制器快十倍的数据吞吐量。ATmega128A提供了以下特性：128K字节具有读写同步能力的系统内可编程闪存、4K字节EEPROM、4K字节SRAM、53个通用I/O线路、32个通用工作寄存器、实时时钟(RTC)、四个带有比较模式和PWM功能的灵活定时器/计数器、两个USART、一个面向字节的二线串行接口、一个带有可选差分输入级及可编程增益的8通道10位ADC、带有内部振荡器的可编程看门狗定时器、一个SPI串行端口、符合IEEE标准1149.1的JTAG测试接口（也用于访问片上调试系统和编程）以及六种软件可选的节能模式。空闲模式停止CPU但允许SRAM、定时器/计数器、SPI端口和中断系统继续运行。掉电模式保存寄存器内容但冻结振荡器，禁用其他所有芯片功能直到下一个中断或硬件复位。在节能模式下，异步定时器继续运行，允许用户在设备其余部分休眠时保持定时基准。ADC降噪模式停止CPU和除异步定时器和ADC外的所有I/O模块，以减少ADC转换期间的开关噪声。待机模式下，晶体/谐振器振荡器运行而设备其余部分休眠。这使得可以实现快速启动的同时保持低功耗。扩展待机模式下，主振荡器和异步定时器都继续运行。该器件采用Atmel的高密度非易失性存储技术制造。片上ISP闪存允许通过SPI串行接口、传统的非易失性存储器编程器或运行在AVR核心上的片上引导程序对程序存储器进行系统内重新编程。引导程序可以使用任何接口将应用程序下载到应用闪存中。当应用闪存部分被更新时，位于引导闪存部分的软件将继续运行，从而提供真正的读写同步操作。通过将8位RISC CPU与系统内自编程闪存集成在同一单片上， ATmega128A是一款强大的微控制器，为许多嵌入式控制应用提供了高度灵活且成本效益高的解决方案。ATmega128A AVR支持全套的程序和系统开发工具，包括：C编译器、宏汇编器、程序调试器/模拟器、在线仿真器和评估套件。